SK Hynix ले 300+ लेयर NAND मा निर्माण बाधाहरू समाधान गर्न AIP प्रक्रिया विकास गर्दछ

दक्षिण कोरियाली मिडिया आउटलेट zdnet.co.kr का अनुसार, दक्षिण कोरियाको प्रमुख मेमोरी चिप निर्माता SK Hynix ले AIP (All-In-Plug) भनिने अर्को पुस्ताको प्रक्रिया प्रविधि विकास गरिरहेको छ।लक्ष्य भनेको 300 भन्दा बढी तहहरूसँग उच्च-स्ट्याक्ड NAND फ्ल्यास प्राप्त गर्नु हो जबकि उत्पादन लागतहरू उल्लेखनीय रूपमा घटाउँदै।

हालको NAND फ्ल्यास उत्पादनलाई धेरै महत्वपूर्ण नक्काशी चरणहरू आवश्यक पर्दछ।यद्यपि, स्ट्याकिंग तहहरू 300 भन्दा बढी हुँदा, निर्माण लागत र प्रक्रिया जटिलता नाटकीय रूपमा बढ्छ।AIP टेक्नोलोजीले उच्च पक्ष अनुपात सम्पर्क (HARC) नक्काशी प्रक्रियामा केन्द्रित छ - NAND फ्ल्यास निर्माणको मुख्य चरण।धेरै प्रक्रिया चरणहरू एकीकृत गरेर र अनावश्यक चरणहरू हटाएर, यसले उत्पादन लागत घटाउँदै र उत्पादन दक्षता सुधार गर्दै प्रक्रियाको व्यवहार्यता कायम राख्ने लक्ष्य राख्छ।

यदि AIP टेक्नोलोजी सफलतापूर्वक ठूलो उत्पादनमा पेश गरिएको छ भने, यसले V11 जस्तै अर्को पुस्ताको NAND फ्ल्यासबाट सुरु हुने नक्कली चरणहरूको संख्यालाई उल्लेखनीय रूपमा घटाउने अपेक्षा गरिएको छ, उच्च स्ट्याकिङ तहहरूसँग मेमोरी चिपहरूको लागि थप किफायती निर्माण आधार स्थापना गर्दै।

SK Hynix का उपाध्यक्ष ली सुङ्घूनले SEMICON Korea 2026 मा आफ्नो मुख्य भाषणमा हाइलाइट गरे कि अर्धचालक प्रक्रिया जटिलता बढ्दै गएकोले, लिगेसी टेक्नोलोजीहरूमा भर परेर भविष्यको वृद्धिलाई टिकाउन सक्दैन।फलस्वरूप, SK Hynix ले DRAM र NAND को अर्को पुस्ताका लागि प्रमुख प्रविधिहरूको मूल्याङ्कन गर्दै अघिल्लो पुस्ताको प्रक्रिया प्रविधि प्लेटफर्म स्थापना गर्दैछ।

ली सुङ्घूनले उच्च तह-काउन्ट NAND फ्ल्यासको लागत वृद्धि गर्ने एउटा मुख्य कारक नक्काशी प्रक्रियाको चरणहरूमा भएको वृद्धि भएको बताए।एउटै प्रक्रियामा धेरै चरणहरू एकीकृत गर्नु अब कम्पनीको लागि महत्त्वपूर्ण प्राविधिक चुनौती हो।